一、自動駕駛計算芯片
1.1 自動駕駛計算芯片簡介
自動駕駛芯片是指可實現高級別自動駕駛的 SoC 芯片。CPU作為通用處理器，適用于處理數量適中的復雜運算。除了滿足計算要求，還能處理復雜的條件和分支以及任務之間的同步協調。

評估芯片的性能，一般采用 PPA 即 Power（功耗），Performance（性能），Area（面積）三大指標衡量。智能駕駛領域，峰值算力成為衡量自動駕駛芯片的最主要指標。地平線在 2020 全球人工智能和機器人峰會提出了芯片 AI 性能評估方式 MAPS（Mean Accuracy-guaranteed Precessing Speed），地平線認為最真實的 AI效能實際上由三要素組成，分別為理論峰值計算效能、有效利用率、AI算法效率。（1）理論峰值計算效能，TOPS/W、TOPS/$，即傳統理論峰值衡量的方法；（2）芯片有效利用率，把算法部署在芯片上，根據架構特點，用編譯器等系統化解決一個極其復雜的帶約束的離散優化問題，得到一個算法在芯片上運行的實際利用率，這是軟硬件計算架構的優化目標；（3）AI算法效率，每消耗一個 TOPS 算力，能帶來多少實際的 AI 算法的性能，它體現的是AI 算法效率的持續提升。

1.2 自動駕駛計算芯片的發展趨勢
在自動駕駛等核心計算場景中，傳統通用CPU由于計算效率低，難以適應AI計算要求，GPU、FPGA以及ASIC等AI芯片憑借著自身特點，在邊緣端和云端有著優異表現，應用更廣。從技術趨勢看，短期內GPU仍將是AI芯片主導，長期來看，ASIC是終極方向。從市場趨勢看，全球AI芯片需求將保持較快增長勢頭，云端、邊緣芯片均具備較大增長潛力，預計未來5年市場增速將接近50%；國內芯片技術雖然基礎較弱，但隨著AI應用的快速落地，AI芯片需求快速放量為本土芯片企業技術和能力成長創造機遇。自動駕駛對算力、時延和可靠性要求嚴苛，目前多使用GPU+FPGA的解決方案，后續隨著算法的穩定以及數據驅動，ASIC有望獲得市場空間。

CPU芯片上需要很多空間來進行分支預測與優化，保存各種狀態以降低任務切換時的延時。這也使得其更適合邏輯控制、串行運算與通用類型數據運算。以GPU與CPU進行比較為例，與CPU相比，GPU 采用了數量眾多的計算單元和超長的流水線，只有非常簡單的控制邏輯并省去了 Cache。而 CPU 不僅被 Cache 占據了大量空間，而且還有復雜的控制邏輯和諸多優化電路，相比之下計算能力只是很小的一部分。

隨著自動駕駛汽車智能化水平越來越高，需要處理的數據體量越來越大，高精地圖、傳感器、激光雷達等軟硬件設備對計算提出更高要求，因此在 CPU 作為通用處理器之外，增加具備 AI 能力的加速芯片成為主流。

常見的 AI 加速芯片包括 GPU、ASIC、FPGA 三類：

（1）GPU：適用于處理數量龐大相對簡單的運算。GPU 擁有一個由數以千計的更小、更高效的 ALU 核心組成的大規模并行計算架構，大部分晶體管主要用于構建控制電路和 Cache，控制電路相對簡單，GPU的計算速度擁有更強大的處理浮點運算的能力，更擅長處理多重任務，比如圖形計算。
（2）FPGA：現場可編程門陣列，它是在PAL、GAL、CPLD 等可編程器件的基礎上進一步發展的產物，是作為專用集成電路領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

（3）ASIC：一種為專門目的而設計的集成電路。是指應特定用戶要求和特定電子系統的需要而設計、制造的集成電路。ASIC的特點是面向特定用戶的需求，在批量生產時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優點。

“CPU+XPU”是當前自動駕駛 SoC 芯片設計的主流趨勢。根據 XPU 選擇不同，可以分為三種技術路線：CPU+GPU+ASIC、CPU+ASIC 以及 CPU+FPGA三類。
（1）“CPU+GPU+ASIC”，主要代表英偉達、特斯拉 FSD 以及高通 Ride。英偉達 Xavier 和特斯拉 FSD 采用“CPU+GPU+ASIC”的設計路線，英偉達Xavier 以 GPU 為計算核心，主要有 4 個模塊：CPU、GPU、以及兩個 ASIC芯片 Deep Learning Accelerator（DLA）和 Programmable Vision Accelerator（PVA）；特斯拉 FSD 芯片以 NPU（ASIC）為計算核心，有三個主要模塊；
（2）“CPU+ASIC”，主要代表 Mobileye  EyeQ5 系列和地平線征程系列。
Mobieye EyeQ5 和地平線征程系列采用“CPU+ASIC”架構，EyeQ5 主要有 4個模塊：CPU、Computer Vision Processors（CVP）、Deep Learning Accelerator(DLA）和 Multithreaded Accelerator（MA），其中 CVP 是針對傳統計算機視覺算法設計的 ASIC；地平線自主設計研發了 Al 專用的 ASIC 芯片 Brain Processing Unit（BPU）。CPU、GPU 和 Neural Processing Unit（NPU）。
（3）CPU+FPGA，主要代表Waymo。與其余廠商不同，Waymo采用“CPU+FPGA”的架構，其計算平臺采用英特爾Xeon12核以上 CPU，搭配Altera 的 Arria 系列 FPGA。


1.3 自動駕駛計算芯片的產業格局
目前各家發布的最新芯片平臺大多可以支持 L3 或 L4 級的算力需求，英偉達相對領先，國產仍有一定差距。英偉達單顆 Orin 的算力可以達到 254TOPS，而 2022 年落地的車型中搭載 4 顆Orin 的蔚來 ET7 和威馬 M7 其巔峰算力將超過 1000TOPS，高通驍龍 Ride 平臺的巔峰算力預計在 700-760TOPS，Mobileye 也推出了面向高階自動駕駛的 EyeQ6 Ultra，算力達到 176 TOPS。

我國車載計算類芯片總體處于較為初期發展階段。目前在車載算力平臺領域，CPU、GPU、FPGA和ASIC均有國內龍頭企業實現自主研發產品，并且在大部分技術指標上與國際大廠實現對標，部分中控、高算力芯片產品已有成功的車規應用經驗。但從全行業角度，國產車載計算芯片在產品可靠性、車規應用經驗方面仍有一定差距，國產替代空間巨大。

長期看，本土計算芯片供應商有望滿足本土整車大部分需求。自主品牌車廠在核心芯片環節加快發展多供應商策略，積極推進國產供應商的測試與定點，同時國內各汽車AI企業、消費芯片廠商、初創汽車芯片廠商積極投入布局研發，逐步實現在車上應用。

二、智能座艙計算芯片
2.1 智能座艙計算芯片簡介
座艙域控制器以集中化的形式，滿足汽車輕量化、智能化的訴求，支撐汽車座艙的豐富功能與強交互性。從硬件層面來看，座艙域控制器由一顆主控座艙計算芯片SoC以及外圍電路構成，外圍電路包括存儲芯片（如LPDDR、NOR Flash）、通信芯片（如以太網交換芯片）、音視頻數據接口以及相關處理芯片（如ISP、DSP、解串行芯片）構成。經操作系統與應用生態賦能之后，座艙域控制器融合了座艙內儀表顯示、信息娛樂、導航、HUD、DOMS等各項功能，連接了顯示屏、攝像頭、麥克風、收音機等多個外設，是座艙空間體現科技感的直接載體。
座艙計算芯片SoC是智能座艙的核心，由處理器、存儲器、系統控制、加密算法、通信傳輸等部分組成。

（1）處理器
座艙SoC的核心，通常包括CPU、GPU、VPU、NPU等異構處理器。1）CPU（Central processing unit）是中央處理器，其核的個數以及核的主頻很大程度上決定了信息處理的最終性能。同一系列不同檔次的芯片通常會通過CPU核的增減進行性能的分檔，例如NXP i.MX 8系列芯片Quad、QuadPlus、QuadMax三款芯片的性能差異主要通過搭載0、1、2個Arm Cortex A72核心實現；2）GPU、VPU（Graphic processing unit、Video processing unit）等是專門對圖像、視頻信息進行處理、渲染的處理器，分擔CPU的工作壓力，提供更好的音視頻體驗；3）NPU（Neural-network processing unit，神經網絡處理器）采用“數據驅動并行計算”架構，負責處理AI方面的計算需求。

（2）存儲器
芯片內部的存儲器用于儲存未處理過的數據和已經處理過的數據，提高數據處理的效率，包括DRAM、SD、eMMC、NAND等，以及QSPI、SPI等數據傳輸接口。

（3）安全與系統控制
前者包括各類加密算法，后者包括電源管理、時鐘等控制系統。

（4）通信接口
包括內部通信的PCIe、LVDS、USB、SATA、CAN、以太網等通用數據接口，以及與座艙顯示屏、攝像頭之間進行視頻輸入輸出的DSI（顯示屏信號接口）、CSI（攝像頭信號接口）、HDMI、eDP、DP等。

座艙芯片的算力決定了座艙域控制器的數據承載能力、數據處理速度以及圖像渲染能力，從而決定了座艙內屏顯數量、運行流暢度以及畫面豐富度，進而塑造了整個座艙空間內的智能體驗。盡管域控制器由國內外多家廠商供應，但所基于的芯片平臺有限，基本集中在高通、瑞薩、恩智浦、TI等芯片廠商，座艙芯片的集中度明顯高于域控制器。

隨著智能化程度加深，座艙計算芯片算力的要求也越來越高。根據IHS測算，2024年智能座艙對座艙芯片CPU的算力需求在89kDMIPS，算力需求相比2021年增長3倍以上。目前主要座艙芯片廠商所提供的座艙芯片算力具有明顯差異，高通、三星最新芯片平臺算力為80-150kDMIPS范圍，傳統汽車芯片廠商瑞薩、恩智浦、德州儀器CPU算力大致為25-50kDMIPS范圍。

2.2 智能座艙計算芯片的發展趨勢
隨著汽車E/E架構沿著“分布式”“域集中式”“中央計算式”的方向演進，座艙芯片方案也將分三個階段演進——“單芯單屏”“單芯多屏”“融合發展”。

（1）單芯單屏：信號傳輸以及成本方面存在劣勢
分布式架構下，不同座艙電子設備由不同控制器控制，表現為“單芯單屏”。這樣的解決方案在座艙功能貧乏的過去是合適的：a）不同屏幕之間不用考慮信息交互；b）對芯片的性能要求不高，成本可控；c）儀表盤與娛樂屏運行不同系統，“單芯單屏”解決方案易于實現。
隨著消費者愈發強調車內體驗感，液晶儀表盤取代機械式儀表盤，娛樂屏所承載的數據量加大，不同電子設備之間數據交互頻次增多?！皢涡締纹痢毙螒B難以滿足市場需求。一是跨芯片信號傳輸存在延遲。智能化時代，座艙電子之間信息交互頻繁，例如儀表盤中的行車信息就會與中控導航發生數據交互。為實現多屏聯動，設備間需要進行高速率傳輸。在“單芯單屏”中，不同芯片之間通過CAN或LIN總線傳輸，信號傳遞速率遇到瓶頸。二是成本壓力上升。為體現汽車“科技感”，儀表盤信息豐富度與娛樂屏內容流暢度大幅增加，這對單顆芯片的性能提出較高的要求，單顆芯片價格不可避免地上升。同時，HUD、流媒體后視鏡等新的電子設備出現，抬高了座艙電子的單車成本。

（2）單芯多屏：順應集中化架構的主流方案
單芯多屏，指的是用一個座艙SoC芯片完成對多個座艙電子設備信號的處理和控制。偉世通座艙域控制器SmartCore首次整合不同控制器，將全數字式儀表盤與中央信息顯示屏的功能集成在一個芯片上，實現“單芯多屏”，順應汽車E/E架構集中化趨勢。
“單芯多屏”成為解決“單芯單屏”信號傳輸延遲、單車成本承壓的主流方案。其一是解決信號傳輸延遲問題。根據Cerebras數據，芯片內數據傳輸速率可達到100 PB/s，是芯片間最快接口通信速率的10萬倍。單芯多屏將芯片間通信轉化為芯片內通信，傳輸速率有望提高。此外，從解決成本問題角度，芯片數量由多個減少至一個，雖然單顆價值量有所上升，但整體來看具有成本優勢。
但芯片的集成引發了另一個問題——跨系統運行。一般而言，數字液晶儀表盤涉及車輛安全，需要滿足ASIL-B標準，通常采用QNX或Linux系統；娛樂系統需要運行豐富的娛樂功能，通常采用Android系統?！皢涡締纹痢狈桨赶?，不同系統通過不同芯片支持，不存在跨系統問題；而“單芯多屏”方案中，跨系統運行所帶來的計算效率的降低較為明顯。
硬隔離、虛擬機技術的發展，有望解決這個難題。1）硬隔離（Hardware partition）是在不同系統之間對硬件資源進行分配，提前劃分各系統所能訪問的計算資源以及內存、外圍設備等資源，各系統之間不得互相訪問所屬硬件資源。例如，恩智浦i.MX 8 QM采用硬件分區將SoC劃分為儀表系統和娛樂系統，實現前者運行Linux系統、后者運行Android系統。2）虛擬機（Hypervisor）是在操作系統和硬件之間插入Hypervisor層，根據虛擬機對計算單元、內存等的調度，實現對硬件資源的動態分配。前文中提及的偉世通SmartCore采用的就是虛擬機技術。

（3）跨域融合：與自動駕駛芯片合二為一
中央計算式架構下，中央計算芯片承擔了自動駕駛、智能座艙、整車控制三方功能，是TB數量級海量數據的樞紐，這要求中央計算芯片具備更大的數據吞吐能力以及更快的數據處理能力；更多的數據處理工作意味著會產生更多的功耗熱量，這要求更精巧的硬件參考設計能力；ADAS系統、座艙系統、整車控制系統的復雜融合系統，要求具備更強的軟件開發能力。
中央計算架構需要技術難度更高的軟件、硬件能力支持，這或是制約整車架構進一步向更集中階段演進的原因。當前座艙芯片與自動駕駛芯片處于獨立發展階段，當硬件算力、架構設計、軟件開發能力進一步提高，汽車整車架構邁入“中央計算式”時，座艙芯片將與自動駕駛芯片有望實現融合發展。

博世座艙芯片演進路徑

2.3 智能座艙計算芯片的競爭格局
海外供應商格局趨于明朗，兩大陣營分庭抗禮。

當前海外主要供應商可以劃分為兩大陣營：一是以恩智浦、瑞薩、德州儀器等為代表的“傳統汽車芯片”廠商，在傳統汽車MCU、ECU芯片業務之外，順應智能化趨勢布局座艙芯片領域；二是以高通、三星等為代表的“消費級芯片”廠商，切入汽車座艙領域，復用其在消費電子領域深厚的技術積累。

當下，傳統汽車芯片廠商占有份額仍然較大。根據高工智能汽車研究院數據，恩智浦、瑞薩、德州儀器三家傳統汽車芯片廠商是智能座艙芯片的主要供應商，這主要是由“中低端車型銷量占比較大”的汽車銷售結構決定的。傳統汽車芯片廠商在智能化轉型中節奏偏慢，除滿足車規級安全外，性能不及消費級芯片廠商。瑞薩R-CAR H3采用16nm制程，而恩智浦i.MX 8系列、德州儀器Jacinto 7均基于28nm制程設計，CPU算力最高40kDMIPS。

消費廠商芯片在性能方面具有明顯優勢，高通幾乎壟斷高端座艙芯片市場。高通、三星最新款座艙芯片已采用5nm制程。高通驍龍8295在2024年成為智能座艙芯片主流標配。5nm工藝、CPU/GPU/AI性能大幅提升，相較前代8155 CPU算力提升2倍，GPU提升2-3倍，AI算力提升8倍，被廣泛應用于奔馳E級、吉利銀河E8、小鵬X9、蔚來ET9、小米SU7、極越01、零跑C10等多款車型。

消費廠商切入汽車座艙賽道具有天然優勢。一方面，當前智能座艙的算力需求仍未超出智能手機的范圍。羅蘭貝格預計，未來5年內，高端手機芯片的算力仍能支持下一代座艙電子算力需求。另一方面，消費芯片廠商在手機等消費電子領域已形成規模優勢，能夠實現低成本開發。而新入局者在固定資產、研究開發投入等方面沉沒成本較多，能否達到盈虧平衡點有賴于定點車型合作情況以及銷售情況，初期成本較高。

我國座艙芯片處于初期發展階段。從時間上看，我國座艙芯片市場發展處于初期階段；從入局廠商看，我國市場聚集了汽車AI芯片企業、消費芯片廠商、初創汽車芯片廠商。其中，汽車AI企業如地平線、黑芝麻等，產品可支持座艙領域應用；消費芯片廠商如華為、全志科技等，在手機、電腦、智能家居、通信等領域廣泛布局；另外，一批汽車芯片初創公司也紛紛入局，例如芯馳科技成立于2018年（2020年發布X9系列助力座艙智能化）、芯擎科技成立于2018年（基于7nm制程設計SE1000，公司預計2022年上車測試）。

國內座艙芯片競爭格局尚未確定。目前除小鵬等個別主機廠與座艙芯片廠商直接對接外，大多通過與座艙域控制器Tier 1廠商合作的方式塑造座艙的智能化。目前，已有幾款芯片有落地場景，如華為麒麟990A搭載于北汽極狐αS、地平線征程2已經在長安UNI-K等多款車型中落地；芯擎科技綁定吉利汽車。另外，根據芯馳科技披露，芯馳目前已服務250余家客戶，覆蓋中國70%的車企，獲得50余個定點項目。

經歷2021年汽車芯片的供給緊缺，自主品牌車廠在核心芯片已采取多供應商策略，積極推進國產供應商的測試與定點。在不斷擴大市場應用基礎上，國產座艙SoC芯片與國際巨頭的差距會逐漸縮小。

下表中梳理了目前主流智能座艙SoC芯片：

目前主流智能座艙SoC芯片對比

三、智能駕駛與智能座艙計算芯片的準入門檻AEC-Q100
① AEC-Q認證是國際汽車電子領域的準入門檻
AEC即Automotive Electronics Council，是美國汽車電子委員會的簡稱。AEC由克萊斯勒，福特和通用汽車發起并創立于1994年，目前會員遍及全球各大汽車廠、汽車電子和半導體廠商，符合AEC規范的零部件均可被上述三家車廠同時采用，促進了零部件制造商交換其產品特性數據的意愿，并推動了汽車零件通用性的實施，為汽車零部件市場的快速成長打下基礎。AEC-Q為AEC組織所制訂的車用可靠性測試標準，是零件廠商進入汽車電子領域，打入一級車廠供應鏈的重要門票。
AEC-Q100是AEC的第一個標準，主要是針對車載應用的集成電路產品所設計出的一套應力測試標準，此規范對于提升產品信賴性品質保證相當重要。AEC-Q100是預防可能發生各種狀況或潛在的故障狀態，對每一個芯片進行嚴格的質量與可靠度確認，特別對產品功能與性能進行標準規范測試。

② 要求通過AEC-Q100標準的車用集成電路IC
單顆IC：控制類芯片、驅動類芯片、計算類芯片、存儲類芯片、傳感類芯片、通信類芯片、功率類芯片、電源類芯片、安全類芯片、模擬芯片等。

③ AEC-Q100：集成電路試驗方法零件工作溫度等級定義
?等級0：環境工作溫度范圍-40℃~150℃；
?等級1：環境工作溫度范圍-40℃~125℃；
?等級2：環境工作溫度范圍-40℃~105℃；
?等級3：環境工作溫度范圍-40℃~85℃。 

④AEC-Q100車用IC產品驗證流程

⑤ AEC-Q100測試項目分組
群組A--加速環境應力測試(PC、THB/HAST、AC or UHAST  or TH、TC、PTC、HTSL)共6項測試
群組B--加速生命周期模擬測試(HTOL、ELFR、EDR)--共3項測試
群組C--封裝組裝完整性測試(WBS、WBP、SD、PD、SBS、LI、BST)--共7項測試
群組D--芯片制造可靠性測試(EM、TDDB、HCI、BTI、SM)--共5項測試
群組E--電性驗證測試(TEST、HBM、CDM、LU、ED、FG、CHAR、EMC、SC、SER、LF)--共11項測試
群組F--缺陷篩選測試(PAT、SBA)--共2項測試
群組G--腔體封裝完整性測試(MS、VFV、CA、GFL、DROP、LT、DS、IWV)--共8項測試

⑥ 北測芯片測試能力及AEC-Q100技術要求

關于北測
北測集團（以下簡稱"NTEK"）成立于2009年，總部位于深圳，主要從事智能網聯汽車、電子通信、新能源的研發驗證、檢驗檢測、失效分析、仿真模擬和市場準入等質量研究技術服務。
北測擁有豐富的車規級電子認證經驗，已成功幫助100多家企業順利通過AEC-Q系列認證，通過AEC-Q100對每一個芯片個案進行嚴格的質量與可靠度確認。
北測集團以車企車規芯片國產化需求為牽引，依托國產半導體產業基礎，提供完善的檢測認證服務，通過AEC-Q100車用標準嚴格把控汽車芯片安全質量，助力國產車規級芯片大力發展，為打造智能汽車安全體系再添新動力。